Programming7 [Verilog HDL] 베릴로그 기본문법 베릴로그라는 언어는 하드웨어를 묘사하기 위한 언어임을 먼저 알고 있어야 한다. 다시 말해 어떤 회로를 만들기 위해서 존재하는 언어이다. 회로설계라는 것은 어떤 입/출력을 구현하기 위해서 어떤 소자를 적절하게 사용할 것인가에 대해서 고민하는 과정이라고 생각한다. 이러한 설계과정에서 사용되는 툴(tool) 중에 한 개가 바로 베릴로그라는 언어이다. 베릴로그를 사용하면 회로에 존재하는 소자들을 간단히 언어를 이용해서 표현할 수 있고 배치와 연결 또한 언어의 구조를 이용해서 표현할 수 있다. 항상 어떤 컴퓨터언어를 배울 때는 그 언어의 문법을 알아야 한다. 따라서 베릴로그의 언어문법을 한번 알아보자. #verilog의 4가지 logic value 베릴로그에는 논리밸류가 총 4가지가 존재한다. 일반적인 논리회로에.. 2023. 2. 27. [Verilog HDL] Tool setup(Quartus Prime/Questa(modelsim)) (6)-DE10 lite Board 셋업 이번에는 쿼터스 프로그램에 de10-lite board를 한번 연결해보고 셋업해보자. 이렇게 생긴보드인데 여기에 코드를 넣어서 설계자가 의도한대로 보드를 설계할수있다. 컴퓨터 usb포트에 연결해서 코드를 업로드하는 방식인데 하지만 이것역시 절대로 그냥 연결해서는 보드가 작동하지 않는다. 먼저 쿼터스에 들어가서 보드 드라이버가 인식이 되는상태인지 확인하자 맨처음에 프로젝트를 생성할때 이 창에서 본인의 보드 종류와 코드를 확인하자 de10 lite의경우 max10에 보드코드는 10M50DAF484C7G 이다. 따라서 이과정을 꼭거쳐서 프로젝트를 생성해야 나중에 핀플래닝시에 오류가 생기지않으므로, 꼭 보드의종류와 코드를 확인해서 프로젝트를 생성하자. 보통 보드의 사용서에 있거나 보드회사 홈페이지에 가면 정리된.. 2023. 1. 6. [Verilog HDL] Tool setup(Quartus Prime/Questa(modelsim)) (5)-Error loading design/변수가 생기지 않을때 더블클릭 오류해결을 했으면 이제 본격적으로 시뮬레이션을 돌려보자 이렇게 간단하게 플립플랍을 만들어 주고 테스트벤치 파일을 코딩한 뒤, 시뮬레이션을 돌려보자 좌측에 워크파일이 생성돼있는 것을 확인할 수 있는데 처음에는 이 워크파일이 생성되지 않을 때도 있을 것이다. 이때는 파일설치를 처음에 잘못설치했거나, 임의로 파일경로를 바꾸었을 때 워크파일이 프로젝트창에 뜨지 않는 것을 경험적으로 알았다. 그러니 만약 워크파일이 뜨지 않는다면 파일을 재설치해보거나 파일경로를 초기화해서 다시 실행해 보자. 그다음 테스트벤치파일을 우클릭해서 시뮬레이션 실행 중간에 error loading design 이 뜰 때도 있는데 이 경우에는 입/출력 포트가 맞지 않거나, 인스턴스를 잘못했거나, 아니면 이미 실행 중인 시뮬레이션이 .. 2023. 1. 5. [Verilog HDL] Tool setup(Quartus Prime/Questa(modelsim)) (4)-더블클릭 실행창 오류 해결 저번에 해결했던 모델심 라이센스 오류를 해결하고 이번에는 모델심에서 프로젝트를 만들고 직접 시뮬레이션까지 해보자 이과정역시 오류가 정말 많기 때문에 한 번에 되기는 정말 힘들 것이다. 컴퓨터의 컨디션을 확인하고 도저히 안 되면 친구컴퓨터를 빌려서 사용하자..(나도 1주일 동안 해서 성공했다) 이창에서 새파일-프로젝트 선택 이창이 뜨는데 여기서 프로젝트 이름을 적고 저장위치를 설정한다. 마찬가지로 저장위치는 웬만하면 건들지 않는 것이 정신건강에 좋다. 이창에서 본인이 설정한 모듈의 이름과 동일하게 파일이름을 작성한다. (다르면 컴파일 오류) 언어역시 베릴로그로 변경에서 확인클릭 이렇게 되면 성공이다. 하지만 높은 확률로 옆에 스크립트 창이 뜨지 않을것이다. 나 또한 그랬으니... 왼쪽 파일을 더블클릭하면 .. 2023. 1. 5. [Verilog HDL] Tool setup(Quartus Prime/Questa(modelsim)) (3)-라이센스 오류해결 이번에는 모델심(쿼터스)를 셋업 해보자. 모델심같은 경우에는 정말 오류에 민감하고 구동이 잘 안되는경우가 잦다. 공부를 하는시간보다 오류를 잡는시간이 더 많을 정도로 오류가 많기 떄문에 미리 인지하고 시작하자. 최소한 내가 겪었던 오류들은 모두 해결방법을 적을예정이니 컴파일이 되지않거나 각종오류를 여기서 찾을수있도록 노력할예정이다. 먼저 쿼터스를 설치했다면 퀘스타(모델심)도 설치가 동시에 완료되어있을것이다. 메뉴창을 눌러서 한번 검색해보자. 이렇게 Questa파일을 찾는다(21.1.1 버전기준) 이렇게 생긴 파일이 있을거다. 이거를 실행을 해주면 되는데, 아마 라이센스 오류가 뜰것이다. 이게 21버전의 인텔에서 자체 라이센스 파일을 안넣어서 아마 문제가 생긴것같은데 그냥 실행해서는 라이센스 오류가 생겨서.. 2023. 1. 5. [Verilog HDL] Tool setup(Quartus Prime/Questa(modelsim)) (2) 실행하기에 앞서 사전작업을 해야 한다. 관리자모드로 실행해야 오류가 안 생기고 정상적으로 프로젝트가 생성되는데 왜 그런지는 아직도 잘 모르겠다. 관리자모드로 실행하지 않으면 프로젝트가 생성되지 않고 응답 없음이라고 뜨면서 실행이 되지 않는다. 고급을 누른 뒤 이렇게 관리자 모드로 실행해서 확인하고 적용해주면 사전작업 완료. 이번에는 프로젝트를 한번 만들어보고 컴파일방법과 저장방법을 알아보자 프로그램을 실행하고 처음 이 페이지에서 new project를 눌러서 새로운 프로젝트를 만든다. 이 창이 뜰 텐데 여기서 주의할 점은 이 페이지를 다시 안 본다는 체크박스에 체크하면 안 된다. 나중에 보드연결할 때나 코드 인스턴스 창에서 설정해야 할 것들이 있기 때문에 주의하자. 첫 번째 칸에서는 프로젝트를 어디로 저.. 2023. 1. 5. 이전 1 2 다음
